# (2)

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-244196

(43)公開日 平成5年(1993)9月21日

東京都港区芝五丁目7番1号 日本電気株

最終頁に続く

式会社内

(74)代理人 弁理士 後藤 洋介 (外2名)


				(10)2()(10)	1 724 0 1	-(1000) 0 7 1 <b>2</b> 1 []
(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 4 L 12/48			*.			
12/26						
H 0 4 Q 11/04		•				
		8529-5K	H 0 4 L	11/ 20	Z	
		8948-5K		11/ 12		
			審查請求 未請求	請求項の数 5 (全	8 頁)	最終頁に続く
(21)出顯番号	<b>特願平4-284535</b>		(71)出願人	000004237		
				日本電気株式会社		
(22)山願日	平成 4 年(1992)10月22日			東京都港区芝五丁	目7番1	号
			(71)出願人	000004226		
(31)優先権主張番号	特願平3-277964			日本電信電話株式会社		
(32)優先日	平 3 (1991)10月24日			東京都千代田区内幸町一丁目1番6号		
(33)優先権主張国	日本(JP)		(72)発明者	(72)発明者 宮本 見宏		
, , , , , , , , , , , , , , , , , , , ,				東京都港区芝五丁	目7番1+	号 日本電気株
				式会社内		
			(72)発明者	池松 龍一		

# (54)【発明の名称】 ATMシステムのVP試験方式及びVP試験装置

# (57)【要約】

【目的】 誤配セル、損失セルの検出を可能にし、高い 誤り測定能力が得られるVP試験方法及びその装置を提 供すること。

【構成】 送信側にPNパタン発生回路21、シーケンス番号カウンタ32、及びOAMセル挿入回路22aを設ける一方、受信側にシーケンス番号検査回路41、異常セルカウンタ42、PNパタン検出回路23a、比較回路24、及び誤りビットカウンタ43を設け、シーケンス番号検査回路41において、OAMセル中のシーケンス番号とカウントされたシーケンス番号との不一致を検出することにより、異常セルを検出する。この異常セルが検出されたときはPNパタン検出回路のおけるPNパタンの誤りビットのカウントを中止する。



#### 【特許請求の範囲】

٠:

【請求項1】 設定したバーチャルパス (VP) を用いて通信を行うATMシステムのVP試験を行うATMシステムのVP試験を行うATMシステムのVP試験方式において、送信側において、送信データにPNパタンとシーケンス番号とを含む試験用OAM (operation administration monitoring) セルを挿入し、受信側において、PNパタンを検出してビット誤りをカウントすると共に、シーケンス番号を検出し、シーケンス番号に誤りがあるときには異常セルとしてカウントし、かつ前記ビット誤りのカウントを停止するようにしたことを特徴とするATMシステムのVP試験方式。

【請求項2】 設定したバーチャルパス (VP) を用い て通信を行うATMシステムのVP試験を行うATMシ ステムのVP試験装置において、送信側は、PNパタン を発生するPNパタン発生回路と、シーケンス番号をカ ウントし出力するシーケンス番号カウンタと、前記PN パタンと前記シーケンス番号とを送信データにOAM(o peration administration monitoring) セルとして挿入 する〇AMセル挿入回路とを有し、受信側は、受信信号 からシーケンス番号を検出して検査し異常セル検出信号 を出力するシーケンス番号検査回路と、前記異常セル検 出信号を受けて異常セルの数をカウントする異常セルカ ウンタと、前記受信信号から前記PNパタンを検出して 同期をとり、比較用PNパタンを発生するPNパタン検 出回路と、前記PNパタンと前記比較用PNパタンとを 比較する比較回路と、該比較回路の比較結果より誤りビ ット数をカウントする麒りビットカウンタとを有し、該 誤りビットカウンタは前記異常セル検出信号が入力され たときカウントを中止することを特徴とするATMシス テムのVP試験装置。

【請求項3】 請求項2記載のVP試験装置において、前記送信側は、更に、一連の入力セルの中から空きセルを検出する空きセル検出手段を備え、核空きセル検出手段からの出力により前記PNパタン発生回路及び前記シーケンス番号カウンタを動作させることを特徴とするVP試験装置。

【請求項4】 請求項2記載のVP試験装置において、前記OAMセル挿入回路は、前記PNパタン発生回路及び前記シーケンス番号カウンタからPNパタン及びシーケンス番号を受け、OAMセルを組み立てるセル組み立て部と、前記OAMセルを前記一連の入力セル中に挿入する選択回路とを有することを特徴とするVP試験装置

【請求項5】 請求項2記載のVP試験装置において、前記シーケンス番号検査回路は、前記送信側から受信した受信信号から、前記OAMセルを抽出するOAMセル抽出回路と、抽出したOAMセルからシーケンス番号を抽出するシーケンス番号抽出回路と、シーケンス番号をカウントするシーケンス番号カウンタと、前記シーケン

2

ス番号カウンタでカウントされたシーケンス番号とシーケンス番号抽出回路で抽出されたシーケンス番号とを照合する照合回路とを備え、前記照合回路における照合結果が一致しなかった場合に、前記異常セル検出信号を出力することを特徴とするVP試験装置。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、ATM (Asynchronous Transfer Mode: 非同期転送モード) システムにおける 10 VP (バーチャルパス) 試験装置及び試験方式に関する

#### [0002]

【従来の技術】従来、この種のVP試験装置は、図4に示すように、送信側11及び受信側12とを備え、送信側11、受信側12との間で一連のATMセルを送受するATMシステムにおいて、送信側11と受信側12との間に形成されたVPを試験するために使用される。

【0003】このようなATMシステムでは、通常の通信状態では、セルの形で与えられる入力信号Stを送信コニット14から、VP13を介して受信にニットに送信している。この場合、通信サービス時間中、或いは、通信サービス以外の時間中に、送信側11と受信側12との間のVPを試験する必要がある。この種のVP試験としては導通試験、特性試験、或いは故障切分試験等がある。

【0004】上述したVP試験を行うために、ATMシステムには、VP試験装置が備えられており、このVP試験装置は送信部16及び受信部17とを有している。

【0005】このうち、VP試験装置の送信部16は、PNパタンを発生するPNパタン発生回路21と、PNパタンをOAMセルに挿入するOAMセル挿入回路22とを有している。また、VP試験装置の受信部17は、OAMセル中のPNパタンを検出し、所定のPNパタンを出力するPNパタン検出回路23と、受信したPNセルと所定PNパタンとを比較し、不一致の際にビットエラー信号を出力する比較回路24とを備え、更に、ビットエラー信号を受けて動作するPNパタン同期保護回路25及び誤りビットカウンタ26とを有している。

【0006】比較回路24の比較結果はビットエラー信40 号として誤りビットカウンタ26へ入力され、誤りビットがカウントされ、誤りビットカウンタ26はカウントの結果を、誤りビット数Enとして出力する。

【0007】また、比較回路24でのビットエラー信号はPNパタン同期保護回路25に入力され、PNパタン同期保護回路25は、PNパタン検出回路23及び誤りビットカウンタ26に、それぞれ第1及び第2の制御信号C1を受けると、PNパタン検出回路23を同期を確立するための動作を繰り返す。他方、誤りビットカウンタ26は第2の制御信号C2を受けると、同期はずれの状態になった

と、判定する。

## [0008]

【発明が解決しようとする課題】しかしながら、従来のVP試験装置では、誤配セル、損失セルの発生については何等考慮されていない。したがって、同期はずれが発生しないかぎり、セルの誤配、セルの損失が発生しても、これを検出することはできない。言い換えれば、セルの誤配、セルの損失があっても、VP試験装置の受信部17では、受信信号のPNパタンにおける誤りビットを単にカウントするだけであり、このカウントによって、同期はずれが生じなければ、セルの誤配等があったことを検出することはできない。結果として、上記した従来のVP試験装置は正確なVP試験結果が得られないという問題点がある。

【0009】本発明の目的は、誤配セル、損失セルを検出可能にし、高い誤り測定能力を有するVP試験方法及びその装置を提供することである。

# [0010]

【課題を解決するための手段】本発明によれば、設定したパーチャルパス(VP)を用いて通信を行うATMシステムのVP試験を行うATMシステムのVP試験方式において、送信側において、送信データにPNパタンとシーケンス番号とを含む試験用OAM(operation administration monitoring) セルを挿入し、受信側において、PNパタンを検出してビット誤りをカウントすると共に、シーケンス番号を検出し、シーケンス番号に誤りがあるときには異常セルとしてカウントし、かつ前記ビット誤りのカウントを停止するようにしたことを特徴とするATMシステムのVP試験方式が得られる。

【0011】また、本発明によれば、設定したバーチャ ルパス (VP) を用いて通信を行うATMシステムのV P試験を行うATMシステムのVP試験装置において、 送信側は、PNパタンを発生するPNパタン発生回路 と、シーケンス番号をカウントし出力するシーケンス番 号カウンタと、前記PNパタンと前記シーケンス番号と を送信データにOAM (operation administration moni toring) セルとして挿入するOAMセル挿入回路とを有 し、受信側は、受信信号からシーケンス番号を検出して 検査し異常セル検出信号を出力するシーケンス番号検査 回路と、前記異常セル検出信号を受けて異常セルの数を カウントする異常セルカウンタと、前記受信信号から前 記PNパタンを検出して同期をとり、比較用PNパタン を発生するPNパタン検出回路と、前記PNパタンと前 記比較用PNパタンとを比較する比較回路と、該比較回 路の比較結果より誤りビット数をカウントする誤りビッ トカウンタとを有し、該麒りビットカウンタは前記異常 セル検出信号が入力されたときカウントを中止すること を特徴とするATMシステムのVP試験装置が得られ る。

# [0012]

4.

【実施例】以下、図面を参照して、本発明の実施例に係 るVP試験装置を説明する。図1には、本発明の一実施 例のVP試験装置だけが示されており、ここでは、図4 に示された送信ユニット14及び受信ユニット15は省 略されている。本実施例のVP試験装置には、一連のセ ルによって構成された入力信号Stが与えられており、 各セルはセル識別子を有している。図示されたVP試験 装置の送信部は、入力信号St中の空きセルを検出する 空きセル検出器31、空きセル検出器31の出力を受け 10 て、PNパタンを発生するPNパタン発生回路21、挿 入されるべきOAMセルに割り当てられるシーケンス番 号をカウントするカウンタ32、及びOAMセル挿入回 路22aを有している。また、受信部は、シーケンス番 号検査回路41、異常セルカウンタ42、PNパタン検 出回路23a、比較回路24、及び額りビットカウンタ 43を有している。

【0013】次に、本実施例の動作について説明する。 入力信号Stは送信部のOAMセル挿入回路22aに与えられると共に、空きセル検出器31に与えられる。このうち、OAMセル挿入回路22aは図3を参照して説明するようなフォーマットを有する試験用OAMセルを送出する。一方、空きセル検出器31は、入力信号Stのセル識別子を監視して空きセルであることを検出すると、PNパタン発生回路21を動作状態にしPNパタンを発生させる。また、シーケンス番号カウンタ32も、空きセル検出器31の出力に応答して、PNパタン発生回路21に同期した状態でシーケンス番号をカウントし、シーケンス番号を発生する。発生したPNパタンとシーケンス番号は、OAMセル挿入回路22aのセル組立部35に入力される。

【0014】セル組立部35は、入力されたPNパタン とシーケンス番号とを受け、図3に示されるような試験 用OAMセルを構成する。ここで、試験用OAMセル は、図3からも明らかなように、4ビットのセル識別 子、4ビットのポート番号、12ビットのVPI(virtu al path identifier)、16ビットのVCI(virtual c hannel identifier)、8ビットのヘッダエラーコントロ ール (IEC) 信号、8ビットのOAM種別信号、4ビッ トのシーケンス番号、4ビットのシーケンス番号保護信 号、及び368ビットのPNパタンとによって構成され ている。このため、図1のセル組立部35は、上記した セル識別子、ポート番号、VPI、VCI、ヘッダエラ ーコントロール (HEC) 信号、及びOAM種別信号を発 生するための手段を備えている。このうち、ポート番号 は送信部に割り当てられたポートの番号であり、HEC 信 号はヘッダのエラーを訂正するための冗長ビット列によ って構成される。また、OAM種別信号は当該OAMセ ルが試験用か否かを示す信号であり、シーケンス番号保 護信号はシーケンス番号の訂正を行うための信号であ

50 り、冗長ビット列によって構成される。

【0015】セル組立部35では、入力されたPNパタ ン及びシーケンス番号を上記した信号と組み合わせて、 選択回路36に送出する。選択回路36では、入力信号 St中に上述した試験用OAMセルを挿入して、送信デ ータとして伝送路、即ち、VP13に送出する。

【0016】上記した送信データを受信信号として受け た受信部では、この受信信号がシーケンス番号検査回路 41、PNパタン検出回路23a、及び比較回路24に 入力される。シーケンス番号検査回路41は受信信号が 入力されると、シーケンス番号を検出し、検出したシー 10 としてカウントし続けるというようなことがない。 ケンス番号が正しいかどうかを検査する。検査の結果、 シーケンス番号に誤りがあれば、セルの誤配、あるいは セルの損失があったものと判断する。

【0017】図3をも参照すると、シーケンス番号検査 回路41はOAMセル抽出回路45において、OAMセ ルを検出し、検出されたOAMセルのみをシーケンス番 号抽出回路46に送出する。シーケンス番号抽出回路4 6はOAMセルからシーケンス番号のみを抽出して、受, 信OAMセル番号信号RCを出力する。一方、受信した OAMセルの数は順次、シーケンス番号カウンタ47で 計数されており、その計数結果がカウント信号COとし て出力されている。受信OAMセル番号信号RCとカウ ント信号COとは、シーケンス番号照合回路 48 におい て照合される。両者が一致している場合には、誤配セル 或いは損失セルが発生していないことを意味しており、 他方、両者が不一致の場合には、誤配セル等が発生した ことを示している。

【0018】このことを考慮して、両者が不一致の場合 には、シーケンス番号検査回路41は図1に示すよう に、異常セル検出信号DTを出力して異常セルカウンタ 30 42にカウントさせる。異常セルカウンタ42はカウン トした異常セル数を外部に出力する。なお、異常セル検 出信号DTは、PNパタン検出回路23a及び誤りビッ トカウンタ43にも入力され、これらPNパタン検出回 路23a及び誤りビットカウンタ43の動作を停止させ る。

【0019】異常セル検出信号DTを受信しない通常の 状態では、PNパタン検出回路23aは、図4の場合と 同様に、受信信号からPNパタンを検出し、新たに、P Nパタン発生回路21が発生させたPNパタンと同一パ 40 タンの比較用PNパタンを比較器24へ出力する。比較 回路24は受信信号に含まれるPNパタンと比較用PN パタンとを比較し、ビット誤りがあれば、ビット誤り信 号Erを出力する。誤りビットカウンタ43はビット誤 り信号Erを受けて麒りビット数をカウントし、麒りビ

ット数信号Enを出力する。

【0020】ここで、PNパタン検出回路23a及び誤 りビットカウンタ43は、異常セル検出信号DTが入力 されると、上記したように、異常セルが検出されたとし て動作を停止し、誤りビットのカウントを中止する。

【0021】この様に、本実施例のVP試験装置では、 異常セルの数をカウントすると共に、異常セルが検出さ れたときには誤りビットのカウントを中止するので、従 来のように、同期が外れるまでPNパタンを誤りビット

#### [0022]

【発明の効果】本発明によれば、ATMシステムのVP 試験において、送信部でシーケンス番号を付与された試 験用OAMセルを送出し、受信部においてシーケンス番 号をチェックして異常セルを検出し、異常セルが検出さ れたときは誤りビットのカウントを中止するようにした ことで、正確なVP試験結果を得ることができる。

# 【図面の簡単な説明】

【図1】本発明の一実施例に係るVP試験装置を説明す 20 るためのブロック図である。

【図2】図1において使用される試験用〇AMセルのフ ォーマットを説明するための図である。

【図3】図1に使用されるシーケンス番号検出回路をよ り詳細に説明するブロック図である。


【図4】従来のVP試験装置を説明するためのブロック 図である。


# 【符号の説明】

26


	1 1	送信側
	1 2	受信側
,	16	VP試験装置の送信部
	1 7	VP試験装置の受信部
	2 1	PNパタン発生回路
	2 2 a	OAMセル挿入回路
	3 1	空きセル検出器
	3 2	シーケンス番号カウンタ
	4 1	シーケンス番号検査回路
	4 2	異常セルカウンタ
	23 a	PNパタン検出回路
	2 4	比較回路
,	4 3	誤りビットカウンタ
	2 2	OAMセル挿入回路
	2 3	PNパタン検出回路
	2 4	比較回路
	2 5	PNパタン同期保護回路
		## 1 . A

誤りビットカウンタ





【図4】



フロントページの続き

(51) Int. Cl. <sup>5</sup>

識別記号

庁内整理番号 9076-5K

 $9076 - 5 \,\mathrm{K}$ 

FΙ

H 0 4 Q 11/04

技術表示簡所

L R (72)発明者 松永 治彦

東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内

(72)発明者 上田 裕巳

東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内